

ENVNODE MINI

Bestückungs- und Bring-up-Anleitung

PLATINE	Revision 0.6
DOKUMENTSTAND	21. September 2026
STATUS	Entwicklungsstand – elektrische und mechanische Produktionsfreigabe ausstehend

Geltungsbereich

Diese Anleitung gilt für den gespeicherten KiCad-Arbeitsstand des EnvNode Mini Revision 0.6. Sie ersetzt die Bestückungs- und Bring-up-Angaben für Revision 0.3. Ansichten und Orientierungshinweise beziehen sich auf die Bestückungsseite, sofern nicht anders angegeben.

**Wesentliche
Änderung**

Die Leistungsversorgung liegt nicht mehr als Einzelbeschaltung auf dem Mainboard. Das separat geprüfte, castellated ORing Power-Modul wird auf U2 aufgelötet. Vier vertikale JST-SH-Buchsen ermöglichen den Anschluss von oben.

1. Baugruppen und Teile

1.1 Elektronische Bestückung

C1	1	100 nF, X7R	1206, lokale EEPROM-Abblockung
R1–R4	4	4,7 kΩ, 1 %	1206, I ² C-Pull-ups
JP1–JP4	4	Lötjumper, normal offen	SMD, 1,3-mm-Raster
U1	1	24LC32, 32-Kbit-I ² C-EEPROM	SOIC-8, Board Identity 0x50
U2	1	ORing Power Modul	39 × 15 mm, castellated Carrier
U3	1	ESP32-DevKitC	38-polige Variante prüfen
J1, J2	2	Modulsocket 2 × 7	2,54 mm, vertikale Buchsenleiste
J4–J7	4	JST-SH 4-polig, top-entry	BM04B-SRSS-TB, 1,00 mm
NT1, NT2	2	Net-Tie	SMD; keine separate Beschaffung

Nicht auf dem
Mainboard


USB-Buchse, Eingangsschutz, 5-V-Eingangsbuchse und 3,3-V-Regler gehören zum ORing-Power-Modul. Dessen eigene Stückliste und Assembly-Anleitung sind zusätzlich anzuwenden.

1.2 Mechanik

EnvNode Mini PCB Rev. 0.6	1	PCB-Titelblock und Silkscreen müssen Rev. 0.6 zeigen
H1–H4	4	M2,5-Stützpunkte für Tochterplatinen
H5–H8	4	4,5-mm-NPTH für BOX4U-Gehäuseverschraubung

2. Bestückungsübersicht

2.1 3D-Ansicht



Die Darstellung zeigt das unbestückte ORing-Power-Carrier-Landpattern U2. Das fertige Versorgungsmodul wird dort kantenbündig über seine Castellations verlötet. Fehlende 3D-Geometrie von U2 ist daher kein Bestückungsfehler.

Mitte	U3, U1, C1	DevKit-Ausrichtung, EEPROM Pin 1, Antennenfreiraum
Slot A rechts	J1, R1/R2, JP1/JP2, NT1	Adressstrap A0=GND, Steckerorientierung
Slot B links	J2, R3/R4, JP3/JP4, NT2	Adressstrap A0=+3V3_SYS, Steckerorientierung
Außenkanten	J4–J7	Top-entry; MP-Laschen vollständig verlöten
Unterkante	U2	Castellations, Fluchtung, Lotmenge, Brücken

3. Orientierung und Löt Reihenfolge

3.1 Kritische Orientierung

- ☐ U1: Pin 1 anhand Punkt/Kerbe und PCB-Markierung ausrichten.
- ☐ U3: 38-poliges ESP32-DevKitC entsprechend der Beschriftung einsetzen; USB-Ende und Antennenseite vor dem Einsetzen kontrollieren.
- ☐ J4–J7: Stecköffnung zeigt nach oben; die mechanischen Pads müssen plan aufliegen und vollständig benetzt sein.
- ☐ U2: Pinfolge und Außenkontur des ORing-Power-Moduls mit dem Carrier-Aufdruck abgleichen.
- ☐ J1/J2: Pin 1, Bestückungsseite und rechtwinklige Ausrichtung kontrollieren.

3.2 Empfohlene Reihenfolge

1	R1–R4, JP1–JP4, NT1/NT2, C1	Kleine SMD-Teile zuerst; Net-Ties unter Vergrößerung auf Brücken prüfen.
2	U1	SOIC-8 ausrichten, einen Pin fixieren, Lage prüfen, restliche Pins löten.
3	J4–J7	MP-Pads zuerst fixieren; danach vier Signalpins löten.
4	J1/J2	Buchsenleisten gerade ausrichten und THT-Pins löten.
5	U2	Fertig geprüfetes ORing-Power-Modul exakt ausrichten und Castellations beidseitig verlöten.
6	U3	Erst nach passiver und elektrischer Prüfung einsetzen.

4. Anschluss- und Adressbelegung

4.1 I²C / Qwiic

J4, J5	I2C0	GND	+3V3_SYS	SDA	SCL
J6, J7	I2C1	GND	+3V3_SYS	SDA	SCL

Pull-up-Konfiguration

JP1–JP4 sind ab Werk offen. Für einen Bus beide zugehörigen Jumper nur dann schließen, wenn das Mainboard die Pull-up-Verantwortung übernehmen soll. Nicht einzelne Leitungen eines Paares aktivieren und keine unnötigen parallelen Pull-ups erzeugen.

4.2 Board- und Modulidentität

Mainboard U1	I2C0 / 0x50	A0=A1=A2=0, WP=GND
Slot A Modul-EEPROM	I2C0 / 0x52	Connector-Pin 3 über NT1 an GND
Slot B Modul-EEPROM	I2C0 / 0x53	Connector-Pin 3 über NT2 an +3V3_SYS

4.3 Power-Carrier

1	GND	Masse
2	+5V	5-V-Systemschiene
3	+3V3_EXT	absichtlich NC auf Rev. 0.6
4	+3V3_DEVKIT	3,3-V-Ausgang des DevKitC zum ORing
5	+3V3_SYS	geORte 3,3-V-Systemschiene

5. Prüfungen ohne Versorgung

- ☐ Alle SMD- und THT-Lötstellen unter Vergrößerung geprüft.
- ☐ Kein niederohmiger Kurzschluss zwischen +5V und GND.
- ☐ Kein niederohmiger Kurzschluss zwischen +3V3_SYS und GND.
- ☐ U1 Pin 1 korrekt; keine Brücken zwischen SOIC-Pads.
- ☐ C1 liegt elektrisch zwischen +3V3_SYS und GND.
- ☐ U1: A0, A1, A2 und WP haben Durchgang zu GND.
- ☐ NT1: Slot-A-Pin 3 hat Durchgang zu GND; kein Kurzschluss zu +3V3_SYS.
- ☐ NT2: Slot-B-Pin 3 hat Durchgang zu +3V3_SYS; kein Kurzschluss zu GND.
- ☐ J4–J7: Pin 1=GND, Pin 2=+3V3_SYS; keine Brücken zwischen 1-mm-Pads.
- ☐ JP1–JP4 sind offen, sofern keine abweichende Assemblierung dokumentiert ist.
- ☐ U2 sitzt plan, ist korrekt orientiert und jede Castellation ist sichtbar benetzt.
- ☐ J1/J2 stehen gerade und sind frei von Lötbrücken.

Widerstandsmessung

Halbleiter, Kondensatoren und das aufgelötete Power-Modul können zeitabhängige oder richtungsabhängige Messwerte verursachen. Auffällige Werte mit Polaritätswechsel und Vergleichsmessung bewerten; nicht allein aus einem einzelnen Ohmwert freigeben.

6. Erstinbetriebnahme

Grundregel

Erste Inbetriebnahme ohne ESP32-DevKitC und ohne Tochterplatten. Nur eine externe 5-V-Quelle verwenden. Labornetzteil zunächst auf 5,0 V und etwa 100 mA Strombegrenzung einstellen. Die zulässigen Eingänge und das Verhalten bei zusätzlicher DevKit-USB-Versorgung richten sich nach der ORing-Power-Dokumentation.

6.1 Versorgung ohne U3

1	5,0 V über den vorgesehenen Eingang des aufgelöteten ORing-Power-Moduls einspeisen.
2	Einschalten. Bei Strombegrenzung, Erwärmung oder Geruch sofort ausschalten.
3	+5V am Carrier und an beiden Modulsockeln kontrollieren.
4	+3V3_SYS am Carrier, U1 Pin 8 und J4–J7 Pin 2 messen: ungefähr 3,3 V.
5	+3V3_DEVKIT darf ohne eingesetztes DevKit keine unerwartete Fremdspeisung zeigen.
6	Ruhestrom dokumentieren und mit einer bekannten guten Baugruppe vergleichen.

6.2 ESP32-DevKitC

- ☐ Versorgung ausschalten und Restspannung abwarten.
- ☐ U3 korrekt und ohne Reihenversatz einsetzen.
- ☐ Strombegrenzt einschalten und +3V3_SYS erneut kontrollieren.
- ☐ Serielle Ausgabe, Reset und Firmware-Start prüfen.
- ☐ Bei gleichzeitig angeschlossenem USB die ORing-Funktion und fehlenden Rückstrom verifizieren.

7. Bus-, EEPROM- und Modulprüfung

- ☐ I2C0 und I2C1 zunächst ohne externe Geräte prüfen; SDA/SCL müssen bei wirksamen Pull-ups HIGH sein.
- ☐ I²C-Scan auf I2C0: Mainboard-U1 muss auf 0x50 antworten.
- ☐ BoardIdentityRecord ab Adresse 0x00 lesen; bei leerem EEPROM nur Blank-Zustand erwarten.
- ☐ Gültigen 32-Byte-BoardIdentityRecord für PCB-Revision 0.6 schreiben und vollständig zurücklesen.
- ☐ Unbestückte Slots dürfen keine Antwort auf 0x52 oder 0x53 erzeugen.
- ☐ Slot-A-Modul einzeln einsetzen: optionaler Modul-EEPROM muss auf 0x52 antworten.
- ☐ Slot-B-Modul einzeln einsetzen: optionaler Modul-EEPROM muss auf 0x53 antworten.
- ☐ Beide Module gemeinsam testen; 0x50, 0x52 und 0x53 müssen konfliktfrei erreichbar sein.
- ☐ J4/J5 als I2C0 und J6/J7 als I2C1 jeweils mit einem bekannten Testgerät prüfen.
- ☐ Nach jedem Modul Stromaufnahme, +5V und +3V3_SYS erneut kontrollieren.

Module sicher einsetzen

Module nur spannungsfrei einsetzen. Pin 1, Bestückungsseite und mechanischen Überstand prüfen. Reihenversatz oder Drehung um 180° kann Versorgung und GPIOs kurzschließen.

8. Messprotokoll

+5V am U2-Carrier	4,75–5,25 V		
+3V3_SYS ohne U3	ca. 3,3 V		
Ruhestrom ohne U3	unauffällig; dokumentieren		
J4–J7 Pin 2	ca. 3,3 V		
U1 I ² C-Adresse	0x50		
Slot A Identität	0x52, falls bestückt		
Slot B Identität	0x53, falls bestückt		
+3V3_SYS mit U3	ca. 3,3 V		
Firmware-Start	fehlerfrei		
I2C0 / I2C1	beide Busse funktionsfähig		

Seriennummer / Board Identity

BoardProfileId	
PCB-Revision	0.6
Seriennummer	
Provisioniert am / durch	
CRC / Read-back geprüft	

9. Freigabegrenzen und Abschluss

Die bestandene KiCad-Konsistenzprüfung und dieses Bring-up belegen keine Serien- oder Produktfreigabe. Vor Produktionsreife bleiben mindestens Fertigungsdaten, Artikelstamm, thermische Reserven, EMV, ESD, Dauerlauf, Gehäuseintegration und der vollständige Leistungsbedarf der vorgesehenen Module zu qualifizieren.

Schematic ERC	0 Fehler, 0 Warnungen im gespeicherten Stand
PCB DRC	Im KiCad-GUI vom Konstrukteur fehlerfrei gemeldet; CLI KiCad 10 stürzt vor Berichtserzeugung ab
Netzlogik	Net-Ties und Adressstraps anhand exportierter Netzliste geprüft
Visuelle PCB-Prüfung	Bestückung, Footprints, Boardkontur, Slotbereiche und Routing ohne offensichtlichen Blocker
Physischer Bring-up	Für Rev. 0.6 noch durchzuführen

Dokumentationsbasis

KiCad-Projekt EnvNode Mini Rev. 0.6, gespeichert am 21.09.2026. Zusätzlich gelten die Assembly-Unterlagen des ORing-Power-Moduls, die EnvNode-Modulschnittstellen-Spezifikation und die Board-Identity-Spezifikation.